# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-045585

(43)Date of publication of application: 14.02.1992

(51)Int.CI.

H01L 27/10 H01L 29/788 H01L 29/792

(21)Application number: 02-152678

(71)Applicant : CASIO COMPUT CO LTD

(22)Date of filing:

13.06.1990


(72)Inventor: SASAKI MAKOTO

### (54) PHASE TRANSITION TYPE MEMORY ELEMENT AND ITS MANUFACTURE

#### (57)Abstract:

PURPOSE: To reduce a current value of reset pulse which switches a memory element from 'on' state to 'off' state by making an entire region of a semiconductor layer a current path.

CONSTITUTION: In a phase transition type memory element of this invention, a chalcogenide semiconductor layer between a lower electrode and an upper electrode is made a pillar semiconductor layer having diameter of 1.5 to 0.1 µm which is smaller than a diameter of 2 to 3um of a current path formed in a semiconductor layer of a conventional phase transition type memory element. Thereby, an entire region of the semiconductor layer becomes a current path. According to the phase transition type memory element, a diameter of a semiconductor layer is small and a volume of a current path (a volume of a entire of the semiconductor layer) is thereby small; therefore, it is possible to reduce a current value of reset pulse to change a chalcogenide semiconductor form crystal state to amorphous state and to reload a memory element from 'on' state to 'off' state.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

**而特許出頭公開** 

#### 平4-45585 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. 7 H 01 L 45/00

庁内整理番号 識別記号

母公開 平成4年(1992)2月14日

27/10 29/788

6810-4M 8831-4M В 431

> 7514-4M H 01 L 29/78 271 審査請求 未請求 請求項の数 2 (全8頁)

◎発明の名称 相転移型メモリ素子およびその製造方法

> **2047** 類 平2-152878

題 平2(1990)6月13日 學出

**向発明 考** 佐々 東京都八王子市石川町2951番地の5 カシオ計算機株式会

往八王子研究所内

カシオ計算機株式会社 の出 原列 人

東京都新宿区西新宿2丁目6番1号

1. 発明の名称

相転移型メモリポテおよびその製造方法 2. 格許額求の毎囲

- 地経性甚短上に形成された下部低低と、 この下部電極の上に形成された柱状のカルコゲナ ィド系半年体験と、この半導体層の周囲に少なく とも可記半導体層の高さ以上の厚さに形成された 抢録器と、前記半導体層の上降面の上に形成され た上部電路とからなり、かつ前記半導体層の直径 を1.5μm~0.1μmの時間にしたことも作 故とする指転移型メモリ業子。
- 能量性基長上に下部電腦を形成した後、 この景板上にカルコゲナイド系半導体層を増配さ せる工程と、この半導体圧の利記下部電腦上の部 分の上に直径が1.5μm~0.1μmより値か に大きい上部毛掘を形成する工程と、この上部電 握をマスクとして前記半導は届をユッチングし、 前記上那毛蛙の下に直径1.5mm~0、1mm の柱状半導体描を扱す工程と、この後配記器製上

に絶縁材を堕布して少なくとも前記半線体度の高 き以上の厚さの絶縁終を形成する工程とからなる ことを特徴とする相転移型メモリ電子の製造方法。 3. 発明の詳細な説明

【産業上の利用分野】

本見明は、カルコゲナイド系革客体を用いた相 転移世メモリ素子およびその製造方法に関するも のである。

(従来の注解)

最近、不揮発性メモリま子として、カルコゲナ イド系半導体を用いた問転移型のメモリボ子が開

この钥匙移型メモリ世子は、基本的には一対の 越接間にカルコゲナイド系の単導体器を介在させ たもので、この祖転移型メモリ君子としては、従 来、第3回に示すような構造のものが知られてい

この短転移型メモリボ子の構造を説明すると、 図中1はガラス板等からなる絶縁性苦板であり、 この基板1上には下部電腦2とそのライン部2。

#### 特問平4~45585(2)

この用転移型メモリ素子は、カルコゲナイド系 半球はのアモルファス状態から結晶状態および結 品状態からアモルファス状態への相転移を利用し てオン状態とオン状態とに苦摂えられるもので、 例えば半球体優5の風感を0.3μmとした問転 移型メモリ素子は、パルス幅30μ sec ~200

5 に奪われて監合され、この電流バスA部分が結 品状理からアモルファス状態に戻って電流パスA の抵抗値が高くなり、メモリ素子がオフ状態とな る。また、製出しは、電極2,6の一方に読出し パルスを印加し、メモリ素子のオン。オフ状態に 応じて変化する他方の電極の出力を装取ることで 行なわれる。

μ sec 、被高らV~10Vのセットバルスの印加 によりオン状態となり、パルス幅 O . 3 y sec . 電流値100mAのリセットバルスの印放により オフ状態に見される。すなわら、下部電道2と上 越電腦もとの間に前記セットベルスを部加すると、 この電視で、も間の半導体層を中に生じるフィラ メント状の意識パスAを流れる意味によりジュー ル熱が発生して半導体服ちの電流パスA部分がア モルファス状態から結晶状態に相転移し、電液パ スAの抵抗値が低くなってメモリ素子がオン状態 となる。なお、第3回では半年は届5中に生ずる 起波パスAを半導体層5の中央部に関示している が、この電流パスAは、半導体層与の最も電流か されやすい 独所に形成される。 また、 カルコゲナ イド系半導体は、結晶化した後は印加電圧を下げ てジュール糸をなくしてもアモルファス状態には 戻らず、したがってメモリネデのオン状 悲はその まを保持される。また、電極2,6個に例記りセ っトバルスを印加すると、半尋休雇らの根紙パス 人部分が一旦冷酷した後その糸を周囲の半導体層

ロ4を登けてこの部分全体に半導体器 5 を形成している。

#### [発明が解決しようとする課題]

しかしなから、前記従来の相転移空メモリ素子は、その半年の体層を中に生ずる電流パス人の直径をかかるとは、この単位をあり、この地流パス人のの中間をおけるというのをはないない。この相転移領域を結晶状態というでもルファス状態に戻してメモリスとというでもかって、半年は最もの場合でもの場合でものであるという間にある。

また、前記世来の相転移型メモリネ子は、 半年 体層 5 の相転移 領域を除く部分がその 全域に わたって アモルファス状態となっていることが必要であるため、 その複道時のプロセス温度に 契約があるという問題 6 もっていた。これは、 相転移型メモリ 女子の製造道程において プロセス温度がカル

#### **舒閉平4-45585 (3)**

コゲナイド半導体の結晶化温度(アモルファス状 題から結点状態に相転移する温度)Tcを越え、 しかもその袋に谷冷されると、半導体層をかその 全体にわたって結局化してしまうためである。な お、半導体層をが結晶化しても、これを増離して 急冷すれば半年は借らをアモルファス状態に反す ことができるが、面板の大きな半導体署ちの全 体をアモルファス状態に貸すには大きな電路パ ルス(例えば半導体指5の幅が10ヵm、磨寒が O. 3 μmの場合は、故100mA)を電極2。 6間に印加しなければならないため、写框2.6 間を発揮している絶謀議3に絶謀戦権を発生させ るおそれがおる。このため、従来の相転移型メモ りま子は、前記結爲化器座ででも越えないような プロセス区度で製造されているが、カルコゲナイ ド半導体の結晶化温度ででは、この半導体の組成 にもよるが50℃~200℃であるため、この塩 **武以下にプロセス温度を抑えるには製造プロセス** の自由度が大きく糾約され、したがって、例えば 向じ玉板 1 上にお転移型メモリ 太子をマトリック

ス状に配列形成するとともにその駆動回路を保成する複数トランジスタを形成する場合に、耐記電源トランジスタの製造プロセスも異皮上の制約を受けてしまう。

さらに、前記従来の相転移型メモリ業子は、半 単は届うの面積が大きいため、メモリの電子面積 を小さくして集積度を上げることができないとい う問題ももっていた。

#### (認題を解決するための手段)

本発明の相転移型メモリ素子は、絶縁性基板上に形成された下部電極と、この下部電極の上に形成された 巨沢のカルコゲナイド系学専体層と、この半導体層の関盟に少なくとも開記半導体圏と、前記半率体圏の上郊面の上に形成された上部電極とからなり、かつ同記学事体層の直接を1.5 μ m ー 0.1 μ m の範囲にしたことを特徴とする6のでもこ

上の厚さの能能額を形成する工程とからなること を特徴とするものである。

#### (作用)

すなわち、本発明の根底移製メモリ素子は、下 銀電極と上部電板との間のカルコゲナイド系半球 体間を、従来の祖転移型メモリ素子においてそ の牛等体層に形成される電波パスの直圧(2μm ~ 3 μm)より小さな直径(1. 5 μm~ 0. 1 μm)の柱状半導体層とすることにより、この半 基体層の全域が電流パスとなるようにしたもので あり、この祖転移型メモリカテによれば、半年体 着の直径が小さく、したがって電流パスの体験 (平等体態全体の体徴) か小さいため、カルコゲ ナイド系半導体を抬晶状態からアモルファス状態 にしてメモリ素子をオン状態からオフ状態に会換 えるリセットパルスの転換値を小さくすることが できる。なお、本発明において緊結半導体層の武 ほき1.5gm~0、1gmの何間としているの。 は、この半年は層の直径を1.5mmより大きく すると、リセットバルスの電流値をあまり小さく

#### 特間平4-45585(4)

することができなくなり、また半導体層の直径を 0. 1μmより小さくすると、半導体層の直径が 小さすぎて安定した相転移が得られなくなるため である。また、この相転移型メモリ業子では、半 再体層の全域が 芭流パスとなってこの半導体層金 体がアモルファス状態と結晶状態とに相転移する ため、半導体層の初期状態はアモルファス状態で も結爲状態でもよく、したがって、その製造退程 でプロセス温度が半導体の結晶化温度を越えても 構わないから、望遠時のプロセス遺皮の創的もな (して製造プロセスの自由度を広げることができ る。しかも、この祖転移型メモリ素子では、半導 **体形の直径を小さくしているため、電子面積も小** さくして表徴度を上げることができる。さらに、 この相転移型メモリ電子では前記半事体層の周囲 に少なくとも半郎は后の高さ以上の呼ぎに絶縁 肤を形成しているから、半導体層の直延が1.5 **μm~□、1μmと非常に小さくても、この単導 は眉をその母題の他登録で確整することができ、** したがって共観的な弦度も十分である。

の上には下部電医12およびそのライン部12a が形成されている。そして、前記下部電腦12の 上には、往状のカルコゲナイド系半導体層13が 至冱に形成されている。この半導体暦13はそ の断面形状がほぼ円形をなしており、その高され は O . 1 u m ~ O . 5 u m . 直径 a は 1 . 5 u m ~ 0 、 1 μ m の範囲となっている。 なお、カルコ ゲナイド系半導体としては、例えばGe → Te, in - Se. Sb - Ge - Te 年の名質組成の半 導体がおり、この実施例でもこれら半導体を用い ている。この半導体展13の上端面の上には、こ の半導体展13の直径より速かに大きい直径(3 μm~1μm程度)の円形な上部電極14が形成 されている。また、前記基板11上には、前配半 導体層 1 3 の度圏に密設する絶数祭 1 5 が形成さ れており、この発発機15は、基板11のほぼ金 面にわたって、半串体層13の高され以上でか つ前記上部根接14の上面が露出する厚さに形 或されている。この絶縁勝15は、即22半導体層 13の商塾と、下路電極12およびそのライン部

(実施例)

以下、本発明の一実施費を図面を参照して説明する。

第1回はこの复稿例の相転移型メモリ素子の販 面図であり、ガラス被等からなる絶縁性益級11

12まと上部電極14およびそのライン部14まとの間を絶縁する瞬間地球験とを兼ねており、上部電極14のライン部14まは、この絶録費15の上に上部電極14の上に重ねて配線されている。

第2回は前記組転移型メモリ素子の製造工程図 であり、この雑転移型メモリ素子は次のようにし て製造される。

まず、第2回(a)に示すように、基板11上に Cr 等の会解膜を単額し、この会解膜をフォトリッグラフィ法によりパターニングして下部電腦 1 2 とそのライン毎12 a を形成する。

次に、第2回(b)に示すように、同記各板11上にその全面にわたってカルコゲナイド系学等体制15をCVD法等によりO.1μニーO.5μπの単さに地限させ、さらにこの半年体験15の上に上部低極14となるCr 等の全属機Mを推復させる。

次に、 第2回 ( c ) に 赤すように、 前記金属機 M モフォトリソグラフィ 盗により パターニング して、 前記下部番板 1 2に対応する部分に直径 3

#### 符間平4-45585 (6)

μm-1 μm程度の円形な上部電攝14を形成する。

次に、第2回(d)に示すように、この上部電 **極14をマスクとして前記半導体属13をエッチ** ングして、この上部包括14の下の部分に置径 1. 5 g m ~ 0、1 u m の柱状の半導体器 1 4 を 氏す。この半導体展 1 3 のエッチングは 手方性エ ッチングによって行なう。この与方性エッチング によって半導体層13をエッチングすると、半導 体盤13の上部電径14でマスクされていない部 分がエッチング験去されるとともに、上部電極 14の下に往状に長る半導体層13の外間がサイ ドニッチングされて、この往状半導体層13の直 後が上部塔施14の直径より小さくなる。なお、 半導体層13の外層のサイドエッチング量は、エ ッチング時間によって決まるから、上部電響14 の遺跡とエッチング時間とを選択すれば、1、5 μm~り、1μmの範囲の任意の直径の半導体層 13を見すことができる。

次に、第2図(e)に示すように、基板11上

下弦式揺12と上部を転14との向のカルコゲナイド系半球体局13を、直径 a か1.5mm~0.1μmの在状半等体層としたものであり、この相転移型メモリ素子では、その半導体層13の直径 2 μm~3 μm)より小さいため、半導体層13の全域が気流バスとなる。

そして、この相転移型メモリ素子によれば、単 株体 吊 1 3 の 直径が小さく、したがって電流パス の体 間 ( 学 再体 屋 1 3 全体の 体 額) が 小さいため、 カルコゲナイド系半導体を結晶状態からアモルフ マス状態にしてメモリ 芸子をオン状態からオフ状 野に 首 扱えるリセットパルスの 鑑定値を小さくす ることができる。

T I わち、下記の及は、半球体層13の高された0 2 3 μ m にした場合の、半球体層13の直径と、この半房体層13を試品状態からアモルファス状態に相転移させるのに必要セリセットパルスの表現歯との関係を示している。

に、 SOC (スピン・オン・ガラス) またはポリイミド 樹脂 寺の 壁 市 塵 起 起 材 からなる 絶 報 暴 1 5 を上 部 電 種 1 4 の上 面 高 8 よ り 十 分 輝 く 被 者 さ せ る。この 場 合 へ 前 記 遊 布 鞭 社 課 付 は 生 市 時 に は 彼 体 で あ る た め 、 そ の 生 事 体 雇 1 4 の 下 に 入 り 込ん で 半 事 体 雇 1 3 の 外 署 に 密 授 す る 。な お 、 生 布 は 起 成 て で を 放 え る 温 皮 で 行 な っ で 本 よ い ・

次に、第2回(f)に示すように、前記絶録 15を上印電帳14の上面を結出させかつ半導体 展13の上端は群出させない厚さまでニッチング バックする。

次に、第2回(g)に示すように、胸記絶縁線 15の上に、Cr 等の食器駅を推積しこの金属版 をフォトリソグラフィ法によりパケーニングす る方法で、上部電極14の上に単なるライン部 14aを形成し、相転移型メモリポ子を完成する。 すなわち、この実施側の相転移型メモリネ子は、

<b>金径(≠e)</b>	2.0	1.5	1.0	0.8	0.2	0.1
爱说(m4)	194	36.3	25.0	6.3	1.0	0.25

この皮のように、ボダ体幣13の磁径が従来の相に移型メモリ太子においてその半帯体態に形成される電流パスの直径と同程度(2μm)である場合は、半球体帯13を結晶状態からアモルファス状態に相転移させるのに必要な初転移型メモリスの電流値は100mAと従来の相転移型メモリスな子とほぼ同じであるが、半球体帯13のの電流でも1、5μmにすると、従来の相転移型メモリスなのはピ1/2接度ですみ、さらに半塚体降13のほどモ小さくすると、リセットバルスの電流値もように小さくですか。

なお、この実施別において、半年体編13の返径 a を 3 ・ 5 μm ~ 0 ・ 1 μm の範囲としているのは、半等体層13の返径を1 ・ 5 μm より大きくするとりセットバルスの電流値をおまり小さくすることができなくなり、また半年体層13の返答を 0 ・ 1 μm より小さくすると安定した相転移

#### 特閒平4-45585 (6)

が得られなくなるためである。

į

!

ı

また、この相転移対えての相転を対するとは、半年を全体を対するとは、半年を全体を対するとは、半年を全体を対するとは、半年を全体を対するとは、半年を主要を対したが、、ものでは、13ので

しかも、この相転は数メモリ来子では、単導体 2015の直径を小さくしているため、素子面数も 小さくして集積度を上げることができる。

まらに、この相転移数メモリ衆手では半導体圏 13の周囲にこの半多体器 13の高さ収上の厚き に地 終15を形成しているから、平等体 雇13の直径が1.5μm~0.1μmと非常に小さくても、この半等体 届13をその周囲の絶 延 美15で稀強することができ、したかって 猛猛的 な強度 も十分である。

形成して、この地球服15で半導体腎13を精強 させることができる。

なお、前記実定例では、半導体展13の周囲に 密度する絶縁数15を、半導体層13の高され以 上でかつ上部電板14の上面が確出する限さに形 成しているが、この絶縁取15は、半導体層13 の上波面と面一な厚さとしてもよく、要は少なく とも半導体層13の高され以上の厚さであればよい。

また、前記支統例の製造方法では、 番板 1 1 上に は 数させたカルコゲナイド系半導体 層 1 3を での上に形成した上部 電極 1 4 を マスクとが、 マチングして住状にパターニングは、 マオ・ロッチ みな 暦 1 3 のパクーニングは、 マオ・ 皮が レンス マイング は、 で が と で なってもよく、 その場合は、 を 板 1 1 1 に に で で は な け と は な に 大きい フォトレジスト 解を マスクと で で な い に 大きい フォトレジスト 解を マスクと で で い に の フォトレジスト 解を マスクと で で は い る 1 3 を エッチングして 直径 1.5 μ m ~ を 世 様 休 番 1 3 を エッチングして 直径 1.5 μ m ~

0. 1 m n 付款半導体器を残した後、前記基値 上に絶縁付を堕布して絶縁襲15を形成し、この 絶録義15をエッチングパックして、その上に上 節電低14とそのライン部14mを開時に形成す ればよい。この場合、半導体器13の上に形成し たフォトレジスト層は、他提展15の形成冠に到 乗しても、私辞職15の形成後に利難してもよい。 なお、絶疑展15の形成前にフォトレジスト層を 調難した場合は、この後に塗布形成した絶罪機 3 5 を半準体層 1 3 の上端面と前一になるまでエ ッチングパックして半導体種13の上端面を露出 させればよく、また絵辞書15の形成後にフォト レジスト層を蝴龍する場合は、前記絶線額15を フォトレジスト暦の上面を露出させかつ半尋は層 13の上端は蘇出させない厚さまでニッテングバ ックして、この後フェトレジスト層を除虫して半 単体展13の上端面を奪出させればよい。

【発明の効果】

本発明の複数が登りなりますは、下部電板と上 郵電板との間のカルコゲナイド系半等体層を、従

#### 特別平4-45585(ア)

果の用転び塩メモリ業子においてその半導体層に 形成される電流パスの直径(2mm~3mm)よ カ小さな直径(Ⅰ. 5μm~Ο. 1 μm)の柱状 半用体脂とすることにより、この半導体層の全域 が暗波パスとなるようにしたものであるから、カ ルコグナイド茶半準体を結晶状態からアモルファ ス状態にしてメモリ素子をオン状態からオフ状態 に言欲えるリセットバルスの電流値を小さくする ことができるし、また、半導体層の金銭が電流パ スとなってこの学導体層全体がアモルファス状態 と指品状態とに相転移するために半導体層の初期 状態はアモルファス状態でも誇易状態でもよいか ら、型盗時のプロセス温度の制約もなくして製造 プロセスの目虫皮を広げることができる。しかも、 この旧転移型メモリポ子では、半春体層の配種を 小さくしているため、君子面積も小さくして集製 使を上げることができるし、おらに前記半導体層 の周囲に少なくとも半導体層の高さ以上の寒さに 乾燥泉を形成しているため、半導体層の収穫が 1. 5 μm~0. 1 μmと非常に小さくても、こ

の半事体験をその周囲の危険感で希望することが でき、したがって複雑的な強度も十分である。

また、本党朝の祖転移型メモリ東子の製造方法 によれば、下磁電板を形成した基板上にカルコゲ ナイド系半導体層を増設させ、この半導体層の上 に直径が1、5μm~0、1μmより塩かに大き い上部電話を形成して、この上部電話をマスクと して前記半導体器をエッチングすることにより前 記上郵電艦の下に直巡1. 5μm~0. 1μmの 住状半導体語を残しているから、前記上部電響を 利用して半事体層を往状にパターニングすること ができ、したがって前記根証移立メモリ業子を名 易に製造することができるし、また前記半尋体層 モ柱状にパターニングした後に前花基板上に絶せ 材を塗布して絶縁観を形成しているため、この絶 最終を半導体層の周囲に密達をせて影成して、こ の指揮論で半導体層を捕獲すせることができる。 4. 図面の簡単な逆列


第 1 図および祭 2 図は本発明の一実施例を示す 相転移型メモリ素子の新面図およびその製造工程

図、 赤 3 図は世来の 初転移型メモリ 業子の新 面図 である。

11… 苦坂、12… 下部電腦、13… カルコゲナイド系半導体層、14…上部電極、14.5 イン部、15… 絶収額。


1427インぞり


出願人 ガシオ計算機株式会社



第 2 23

## 狩開平4-45585 (8)





es 3 域